clock gate中文什么意思

• 时钟脉冲门
• 同步脉冲门

• clock:    n. 袜子跟部[侧面下方]的织绣花纹。 vt. 织[绣] ...
• gate:     gate2 n. 1.〔古语〕街道，路〔一般 ...
• clock pulse gate:    同步脉冲开关; 同步脉冲同步脉冲
• a clock:    一个闹钟
• clock:    n. 1.钟；挂钟，座钟，上下班计时计。 2.〔俚语〕记秒表，卡马表；〔美俚〕〔pl.〕驾驶仪表，速度表，里程计。 3.〔英俚〕(人的)面孔。 4.〔the C-〕【天文学】时钟座〔星座名〕。 5.【自动化】(电子计算机的)时钟脉冲(器)。 a Dutch clock(报时发杜鹃鸣声的)杜鹃钟 (＝cuckoo-clock)。 an eight-day clock八日上一次发条的钟。 a musical clock八音钟。 the face of a clock钟的字码盘。 What of the clock 〔古谑〕＝ What o'clock is it 现在是几点钟？ wind up the clock上(钟的)发条。 around the clock ＝ round the clock. clock calm 海面平静如镜。 fight the clock 抢时间。 like a clock 钟表似地，准确地，按部就班地。 put [set, turn] back the clock 把钟拨慢，倒拨；〔比喻〕阻碍进步；复古；开倒车；隐瞒年龄；扭转历史车轮。 race the clock 争分夺秒。 regulate [set] a clock by …根据…对钟。 round the clock ＝the clock round 昼夜不停，连续一整天。 set ahead a clock 把钟拨快。 when one's clock strikes 临终。 work against the clock 抢时间做完。 vt. 1.为(比赛等)计时；(运动员等)用…时间跑[游]完。 2.(用机械)记录(速度、距离、次数等)。 clock a swimmer (用跑表)记录游泳选手的成绩。 clock five minutes for the whole distance 用5分钟跑[游]完全程。 vi. (在自动计时器上)记下考勤。 clock in [out] ＝clock on [off] (用钟铃装置自动)鸣报开始[终止]时间；(职工用自动记录时钟)记录上班[下班]时间。 clock in (an hour) at (the work) 花(一小时)在(工作上)。 n. -er (比赛等的)计时员；交通量计算员。 n. 袜子跟部[侧面下方]的织绣花纹。 vt. 织[绣]上袜跟部[侧下方]花纹。

例句与用法

1. Clock gating is an efficient way of reducing dynamic power consumption in digital circuits
   时钟闸控是降低数位电路动态功率消耗的有效方法。
2. To avoid the idleness state and the corresponding power dissipation in sequential circuits , a clock gating technique and a multi - code assignment using redundant state is adanced to reduce power dissipation
   为抑制时序电路中的冗余现象，研究了时序电路的门控时钟技术，并利用t型触发器进行时序电路设计。
3. In this paper , low power flip - flops designs by the reduction of the load of clock or the data path ; by the reduction of clock swing ; by the reduction of clock frequency and by the reduction of those idle transitions in cmos circuits with clock gating are discussed
   与此相对应的，在本论文中，分别对将少时钟负载或数据通路的负载的触发器设计；减小时钟信号幅度的触发器设计；降低时钟频率的双边沿触发器设计以及应用门控技术来减少触发器无效跳变设计的触发器结构进行了讨论。
4. According to elaborate analysis of clock logic in general purpose processor , we apply multi - bit clock gated flip - flops design to reduce the power of registers and clock trees concurrently , so the power of the clock network in processors can be drastically reduced . 3 . a low power issue queue architecture is proposed
   一方面利用带门控使能的触发器电路降低时钟节点的平均翻转,另一方面通过多比特触发器的采用进一步降低了时钟树规模,从而在不增加asic物理设计复杂度的情况下大大降低了龙芯处理器的时钟网络功耗; 3 .提出了乱序多发射队列的低功耗结构。